［502A-9] 數位電子技術基礎（簡體書） ：謝志遠 出版社：清華大學出版社 出版日期：2014/06/01
NT$ 279.00
：謝志遠
語言：簡體中文
出版社：清華大學出版社
出版日期：2014/06/01
目錄
第1章 數字邏輯基礎
1．1 幾種常用的數制
1．2 數制之間的相互轉換
1．2．1 十進制數轉換為二進制數
1．2．2 二進制數、十六進制數和八進制數之間的轉換
l．3 二進制數的算術運算
1．3．1 無符號二進制數的算術運算
1．3．2 帶符號二進制數的減法運算
1．4 二進制代碼
1．4．1 二一十進制碼
1．4．2 格雷碼
1．4．3 ASCII碼
1．5 二值邏輯變量與基本邏輯運算
1．6 邏輯代數基礎
1．6．1 邏輯代數的基本定律和公式
1．6．2 邏輯代數的基本規則
1．7 邏輯函數的表示方法
1．8 邏輯函數的化簡和變換
1．8．1 邏輯函數的公式化簡法
1．8．2 邏輯函數的卡諾圖化簡法
1．8．3 多個邏輯函數的整體化簡法
本章小結
習題
第2章 邏輯門電路
2．1 概述
2．1．1 數字集成電路簡介
2．1．2 正邏輯與負邏輯
2．1．3 標准高低電平的規定
2．2 分立元件基本邏輯門電路
2．2．1 二極管的開關特性
2．2．2 二極管與門電路
2．2．3 二極管或門電路
2．2．4 晶體管的開關特性
2．2．5 晶體管非門電路
2．3 TTL邏輯門電路
2．3．1 TTL非門的基本電路
2．3．2 TTL非門的外部特性與主要參數
2．3．3其他類型的TTL門電路
2．4 CMOS邏輯門電路
2．4．1 MOS管的開關特性
2．4．2 CMOS非門的基本電路
2．4．3 CMOS非門的外部特性與主要參數
2．4．4 其他類型的CMOS門電路
2．5 砷化鎵邏輯門電路
2．6 各種門電路之間的接口問題
2．6．1 TTL與CMOS器件之間的接口
2．6．2 TTL和CMOS電路帶負載時的接口問題
2．6．3 門電路多余輸入端的處理
本章小結
習題
第3章 組合邏輯電路
3．1 組合邏輯電路的分析
3．2 組合邏輯電路的設計
3．3 組合邏輯電路中的競爭冒險
3．3．1 產生競爭冒險現象的原因
3．3．2 檢查競爭冒險現象的方法
3．3．3 消除競爭冒險現象的方法
3．4 幾種常用的組合邏輯電路
3．4．1 加法器
3．4．2 數值比較器
3．4．3 數據選擇器
3．4．4 編碼器
3．4．5 譯碼器
本章小結
習題
第4章 觸發器
4．1 RS鎖存器
4．1．1 RS鎖存器的電路結構
4．1．2 工作原理及邏輯功能
4．2 電平觸發的觸發器
4．2．1 電路結構
4．2．2 工作原理及邏輯功能
4．2．3 電平觸發D觸發器
4．2．4 電平觸發方式的工作特點
4．3 主從觸發器
4．3．1 主從RS觸發器
4．3．2 主從JK觸發器
4．4 邊沿觸發器
4．4．1 CMOS傳輸門構成的邊沿D觸發器
4．4．2 維持一阻塞邊沿D觸發器
4．4．3 利用門電路傳輸延遲時間的邊沿JK觸發器
4．5 觸發器的邏輯功能及相互轉換
4．5．1 觸發器邏輯功能分類
4．5．2 觸發器功能轉換
4．5．3 觸發器的電氣特性
本章小結
習題
第5章 時序邏輯電路
5．1 時序邏輯電路概述
5．1．1 時序邏輯電路的模型
5．1．2 時序邏輯電路的分類
5．1．3 時序邏輯電路的功能描述
5．2 同步時序邏輯電路的分析
5．2．1 分析同步時序邏輯電路的一般步驟
5．2．2 同步時序邏輯電路分析舉例
5．3 同步時序邏輯電路的設計
5．3．1 設計同步時序邏輯電路的一般步驟
5．3．2 同步時序邏輯電路設計舉例
5．4 異步時序邏輯電路的分析
5．5 寄存器和移位寄存器
5．5．1 寄存器
5．5．2 移位寄存器
5．5．3 移位寄存器的應用
5．6 計數器
5．6．1 異步計數器
5．6．2 同步計數器
5．6．3 集成計數器
本章小結
習題
第6章 半導體存儲器與可編程邏輯器件
6．1 半導體存儲器
6．1．1 只讀存儲器
6．1．2 靜態隨機存儲器
6．1．3 動態隨機存儲器
6．1．4 存儲器的擴展
6．2 可編程邏輯器件
6．2．1 PLD的發展
6．2．2 PLD的分類
6．2．3 PLD的結構原理
6．2．4 低密度PLD的結構原理
6．2．5 CPLD的結構原理
6．2．6 FPGA的結構原理
本章小結
習題
第7章 脈沖波形的變換與產生
7．1 脈沖電路與脈沖信號概述
7．2 單穩態觸發器
7．2．1 CMOS門電路構成的單穩態觸發器
7．2．2 單穩態集成觸發器
7．2．3 單穩態觸發器的應用
7．3 施密特觸發器
7．3．1 門電路構成的施密特觸發器
7．3．2 施密特觸發器的應用
7．4 多諧振盪器
7．4．1 門電路構成的多諧振盪器
7．4．2 施密特觸發器構成的多諧振盪器
7．4．3 石英晶體多諧振盪器
7．5 555定時器及其應用
7．5．1 555定時器
7．5．2 555定時器構成的單穩態觸發器
7．5．3 555定時器構成的施密特觸發器
7．5．4 555定時器構成的多諧振盪器
本章小結
習題
第8章 數／模與模／數轉換器
8．1 D／A轉換器
8．1．1 D／A轉換器的基本原理
8．1．2 倒T形電阻網絡D／A轉換器
8．1．3 權電流型．D／A轉換器
8．1．4 D／A轉換器的輸出方式
8．1．5 D／A轉換器的主要技術指標
8．1．6 集成D／A轉換器及其應用
8．2 A／D轉換器
8．2．1 直接型A／D轉換器的工作原理
8．2．2 並行比較型A／D轉換器
8．2．3 逐次逼近型A／D轉換器
8．2．4 雙積分型A／D轉換器
8．2．5 V-F變換型A／D轉換器
8．2．6 △一∑型A／D轉換器
8．2．7 A／D轉換器的主要技術指標
8．2．8 集成A／D轉換器及其應用
本章小結
習題
第9章 數字系統設計自動化EDA
9．1 數字系統概述
9．1．1 數字系統的組成
9．1．2 數字系統的設計方法
9．1．3 數字系統的實現方式
9．2 EDA技術
9．3 Verilog HDL基礎
9．3．1 Verilog HDL的基本結構
9．3．2 Verilog HDL語言要素
9．3．3 Verilog HDL描述語句
9．3．4 Verilog HDL描述方式
9．3．5 組合邏輯電路設計
9．3．6 時序邏輯電路設計
9．3．7 基於Verilog HDL的數字系統設計
本章小結
習題
參考文獻
語言：簡體中文
出版社：清華大學出版社
出版日期：2014/06/01
目錄
第1章 數字邏輯基礎
1．1 幾種常用的數制
1．2 數制之間的相互轉換
1．2．1 十進制數轉換為二進制數
1．2．2 二進制數、十六進制數和八進制數之間的轉換
l．3 二進制數的算術運算
1．3．1 無符號二進制數的算術運算
1．3．2 帶符號二進制數的減法運算
1．4 二進制代碼
1．4．1 二一十進制碼
1．4．2 格雷碼
1．4．3 ASCII碼
1．5 二值邏輯變量與基本邏輯運算
1．6 邏輯代數基礎
1．6．1 邏輯代數的基本定律和公式
1．6．2 邏輯代數的基本規則
1．7 邏輯函數的表示方法
1．8 邏輯函數的化簡和變換
1．8．1 邏輯函數的公式化簡法
1．8．2 邏輯函數的卡諾圖化簡法
1．8．3 多個邏輯函數的整體化簡法
本章小結
習題
第2章 邏輯門電路
2．1 概述
2．1．1 數字集成電路簡介
2．1．2 正邏輯與負邏輯
2．1．3 標准高低電平的規定
2．2 分立元件基本邏輯門電路
2．2．1 二極管的開關特性
2．2．2 二極管與門電路
2．2．3 二極管或門電路
2．2．4 晶體管的開關特性
2．2．5 晶體管非門電路
2．3 TTL邏輯門電路
2．3．1 TTL非門的基本電路
2．3．2 TTL非門的外部特性與主要參數
2．3．3其他類型的TTL門電路
2．4 CMOS邏輯門電路
2．4．1 MOS管的開關特性
2．4．2 CMOS非門的基本電路
2．4．3 CMOS非門的外部特性與主要參數
2．4．4 其他類型的CMOS門電路
2．5 砷化鎵邏輯門電路
2．6 各種門電路之間的接口問題
2．6．1 TTL與CMOS器件之間的接口
2．6．2 TTL和CMOS電路帶負載時的接口問題
2．6．3 門電路多余輸入端的處理
本章小結
習題
第3章 組合邏輯電路
3．1 組合邏輯電路的分析
3．2 組合邏輯電路的設計
3．3 組合邏輯電路中的競爭冒險
3．3．1 產生競爭冒險現象的原因
3．3．2 檢查競爭冒險現象的方法
3．3．3 消除競爭冒險現象的方法
3．4 幾種常用的組合邏輯電路
3．4．1 加法器
3．4．2 數值比較器
3．4．3 數據選擇器
3．4．4 編碼器
3．4．5 譯碼器
本章小結
習題
第4章 觸發器
4．1 RS鎖存器
4．1．1 RS鎖存器的電路結構
4．1．2 工作原理及邏輯功能
4．2 電平觸發的觸發器
4．2．1 電路結構
4．2．2 工作原理及邏輯功能
4．2．3 電平觸發D觸發器
4．2．4 電平觸發方式的工作特點
4．3 主從觸發器
4．3．1 主從RS觸發器
4．3．2 主從JK觸發器
4．4 邊沿觸發器
4．4．1 CMOS傳輸門構成的邊沿D觸發器
4．4．2 維持一阻塞邊沿D觸發器
4．4．3 利用門電路傳輸延遲時間的邊沿JK觸發器
4．5 觸發器的邏輯功能及相互轉換
4．5．1 觸發器邏輯功能分類
4．5．2 觸發器功能轉換
4．5．3 觸發器的電氣特性
本章小結
習題
第5章 時序邏輯電路
5．1 時序邏輯電路概述
5．1．1 時序邏輯電路的模型
5．1．2 時序邏輯電路的分類
5．1．3 時序邏輯電路的功能描述
5．2 同步時序邏輯電路的分析
5．2．1 分析同步時序邏輯電路的一般步驟
5．2．2 同步時序邏輯電路分析舉例
5．3 同步時序邏輯電路的設計
5．3．1 設計同步時序邏輯電路的一般步驟
5．3．2 同步時序邏輯電路設計舉例
5．4 異步時序邏輯電路的分析
5．5 寄存器和移位寄存器
5．5．1 寄存器
5．5．2 移位寄存器
5．5．3 移位寄存器的應用
5．6 計數器
5．6．1 異步計數器
5．6．2 同步計數器
5．6．3 集成計數器
本章小結
習題
第6章 半導體存儲器與可編程邏輯器件
6．1 半導體存儲器
6．1．1 只讀存儲器
6．1．2 靜態隨機存儲器
6．1．3 動態隨機存儲器
6．1．4 存儲器的擴展
6．2 可編程邏輯器件
6．2．1 PLD的發展
6．2．2 PLD的分類
6．2．3 PLD的結構原理
6．2．4 低密度PLD的結構原理
6．2．5 CPLD的結構原理
6．2．6 FPGA的結構原理
本章小結
習題
第7章 脈沖波形的變換與產生
7．1 脈沖電路與脈沖信號概述
7．2 單穩態觸發器
7．2．1 CMOS門電路構成的單穩態觸發器
7．2．2 單穩態集成觸發器
7．2．3 單穩態觸發器的應用
7．3 施密特觸發器
7．3．1 門電路構成的施密特觸發器
7．3．2 施密特觸發器的應用
7．4 多諧振盪器
7．4．1 門電路構成的多諧振盪器
7．4．2 施密特觸發器構成的多諧振盪器
7．4．3 石英晶體多諧振盪器
7．5 555定時器及其應用
7．5．1 555定時器
7．5．2 555定時器構成的單穩態觸發器
7．5．3 555定時器構成的施密特觸發器
7．5．4 555定時器構成的多諧振盪器
本章小結
習題
第8章 數／模與模／數轉換器
8．1 D／A轉換器
8．1．1 D／A轉換器的基本原理
8．1．2 倒T形電阻網絡D／A轉換器
8．1．3 權電流型．D／A轉換器
8．1．4 D／A轉換器的輸出方式
8．1．5 D／A轉換器的主要技術指標
8．1．6 集成D／A轉換器及其應用
8．2 A／D轉換器
8．2．1 直接型A／D轉換器的工作原理
8．2．2 並行比較型A／D轉換器
8．2．3 逐次逼近型A／D轉換器
8．2．4 雙積分型A／D轉換器
8．2．5 V-F變換型A／D轉換器
8．2．6 △一∑型A／D轉換器
8．2．7 A／D轉換器的主要技術指標
8．2．8 集成A／D轉換器及其應用
本章小結
習題
第9章 數字系統設計自動化EDA
9．1 數字系統概述
9．1．1 數字系統的組成
9．1．2 數字系統的設計方法
9．1．3 數字系統的實現方式
9．2 EDA技術
9．3 Verilog HDL基礎
9．3．1 Verilog HDL的基本結構
9．3．2 Verilog HDL語言要素
9．3．3 Verilog HDL描述語句
9．3．4 Verilog HDL描述方式
9．3．5 組合邏輯電路設計
9．3．6 時序邏輯電路設計
9．3．7 基於Verilog HDL的數字系統設計
本章小結
習題
參考文獻
臻品齋書店在發貨前，
📚書本包裝一層氣泡袋，
再一層強化塑膠包裝袋，
最後才裝進破壞袋！
強化包裝，讓愛書人收到書不失望！❤️
×